用于電流輸出DAC的單端差分轉(zhuǎn)換器電路
發(fā)布時(shí)間:2012/3/3 19:50:40 訪問(wèn)次數(shù):2489
圖8. 75所示電路也采用+5V單電源供電，并使用電流輸出DAC AD5443，其IOUT2引腳接+2. SV，VREF引腳接地。4.096 V精密基準(zhǔn)電壓源ADR444和一個(gè)分壓器網(wǎng)絡(luò)用于產(chǎn)生該DAC IOUT2引腳所用的+2. SV電壓以及輸出驅(qū)動(dòng)器級(jí)所用的+3. 75V共模電壓。10D821K
在這些條件下，U2-1的輸出擺幅為+2.5～+5V。該驅(qū)動(dòng)器的差分輸出限制在正電源軌大約30mV范圍內(nèi)，因此，如果DAC超過(guò)這些區(qū)間工作，將會(huì)發(fā)生一定的削波。圖8.76所示為圖8. 75所示電路的輸出驅(qū)動(dòng)器級(jí)對(duì)應(yīng)的輸入和輸出波形。
該單端差分轉(zhuǎn)換器級(jí)的帶寬典型值為10MHz。不過(guò)，最大輸出頻率由DAC更新速率控制，AD5620為125ksps, AD5443為2.SMsps。根據(jù)采樣原理，最大輸出頻率約為最大更新速率的三分之一。
圖8. 75所示電路也采用+5V單電源供電，并使用電流輸出DAC AD5443，其IOUT2引腳接+2. SV，VREF引腳接地。4.096 V精密基準(zhǔn)電壓源ADR444和一個(gè)分壓器網(wǎng)絡(luò)用于產(chǎn)生該DAC IOUT2引腳所用的+2. SV電壓以及輸出驅(qū)動(dòng)器級(jí)所用的+3. 75V共模電壓。10D821K
在這些條件下，U2-1的輸出擺幅為+2.5～+5V。該驅(qū)動(dòng)器的差分輸出限制在正電源軌大約30mV范圍內(nèi)，因此，如果DAC超過(guò)這些區(qū)間工作，將會(huì)發(fā)生一定的削波。圖8.76所示為圖8. 75所示電路的輸出驅(qū)動(dòng)器級(jí)對(duì)應(yīng)的輸入和輸出波形。
該單端差分轉(zhuǎn)換器級(jí)的帶寬典型值為10MHz。不過(guò)，最大輸出頻率由DAC更新速率控制，AD5620為125ksps, AD5443為2.SMsps。根據(jù)采樣原理，最大輸出頻率約為最大更新速率的三分之一。
相關(guān)技術(shù)資料- 3-3用于電流輸出DAC的單端差分轉(zhuǎn)換器電路
- 相關(guān)IC型號(hào)
- 10D821K
- 暫無(wú)最新型號(hào)
熱門點(diǎn)擊
- 三極管的結(jié)構(gòu)和符號(hào)
- 靜態(tài)功耗
- 基本RS觸發(fā)器
- 靜態(tài)工作點(diǎn)的穩(wěn)定
- 三極管的類型
- 用于電流輸出DAC的單端差分轉(zhuǎn)換器電路
- 雙極性電壓輸出電路
- 休眠模式的使用
- 時(shí)序邏輯電路的設(shè)計(jì)
- 電感耦合隔離技術(shù)
推薦技術(shù)資料
- PCIe Gen4 SSD主控芯片
- 車載顯示技術(shù)AR
- 2 納米工藝 A18 Pro 芯片參數(shù)技術(shù)應(yīng)
- 新一代 HBM3/HBM3e
- NAND FLASH控制器芯片
- SoC芯片架構(gòu)設(shè)計(jì)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
