過去由于在失效模擬和CAD工具FS9721-LP3方面的困難，ESD保護設(shè)計傳統(tǒng)上一直沿用著實驗一改進的方法。到目前為止，基于經(jīng)驗的設(shè)計方法仍然起著主導(dǎo)作用。但人們越來越多地注意到基于模擬的ESD設(shè)計技術(shù)，ESD模擬技術(shù)可以分為器件和電路級模擬。ESD設(shè)計預(yù)測要求在器件物理級進行數(shù)僮模擬，以描述電熱性能。許多研究者在這一方面已經(jīng)做了很多努力。一般的IC設(shè)計師更偏愛電路級的ESD模擬，將ESD設(shè)計融進整個芯片設(shè)計中。然而，由于多數(shù)先進的ESD結(jié)構(gòu)基于非-SPICE兼容的snapback特性，而精確的高電流ESD器件模型仍然沒有實用化。所以IC設(shè)計師使用電路級模擬器還不能進行成功地模擬。采用熱一電模擬網(wǎng)絡(luò)模型和snapback器件模型已經(jīng)開發(fā)了幾個電一熱ESD模擬器，用于電路級的模擬。但是，這些模擬器太粗糙，設(shè)計師利用局部的平行六面體熱源進行ESD模擬很難精確找出在ESD應(yīng)力下的局部熱區(qū)域，至少是在實際的設(shè)計中如此。最近報道了一種混合模式以混合模式TCAD為基礎(chǔ)的ESD設(shè)計模擬方法，包含了在模擬中的多級耦合效應(yīng)，即考慮了工藝一器件一電路一電一熱綜

合效應(yīng)。其思想是通過工藝模擬來形成ESD結(jié)構(gòu)，用器件模擬評價各自的ESD結(jié)構(gòu)，用混合的器件一電路級模擬器模擬在實際瞬態(tài)ESD應(yīng)力下的ESD電路性能。從設(shè)計的角度出發(fā)，設(shè)計師應(yīng)該定義臨界的I-V特性參數(shù)，如觸發(fā)點,觸發(fā)時間(tl)，保持點（砜，Ih）和失效閾值,其目的是在進行投片以前預(yù)測ESD性能。為了進行ESD設(shè)計預(yù)測，在ESD模擬時，矯正是重要一環(huán)，其重要程度不亞于典型的模擬過程。不論采用同一種工藝還是不同種工藝，對于每一個新的設(shè)計都必須進行仔細的矯正。通常被設(shè)計師所忽略的理由是，在感覺上ESD保護緒構(gòu)實際上是定制設(shè)計的，而ESD保護電路通常對結(jié)構(gòu)、版圖、電路、工藝、應(yīng)用都是很敏感的。其關(guān)鍵點是，ESD保護電路不是普適的。在許多實際的ESD設(shè)計中已經(jīng)成功地應(yīng)用了新的ESD模擬方法。例如，圖2.44給出了一個多指型NMOS ESD結(jié)構(gòu)的瞬態(tài)ESD模擬結(jié)果，模擬結(jié)果幫助實現(xiàn)了Vtl由ggNMOS到gcNMOS的減小，以實現(xiàn)Vtl<t2，所以實現(xiàn)了指型結(jié)構(gòu)的均勻開啟。圖2. 45是另外一個設(shè)計例子。通過插入一個促進觸發(fā)的子電路，使雙向ESD結(jié)構(gòu)的V。，減少到9V�；旌夏Ｊ降腅SD模擬在這些設(shè)計中起著關(guān)鍵的作用。需要再次說明的是，為了使ESD模擬達到設(shè)計預(yù)測值，矯正是非常重要的。