正弦波輸入波形被限幅的原因
發(fā)布時間:2012/5/27 20:04:15 訪問次數(shù):1010
觀察給JFET輸入正弦波時的HY57V641620FTP-7 波形就可以發(fā)現(xiàn)當(dāng)輸入信號具有某種電壓關(guān)系時,JFET就會處于接通/斷開狀態(tài)。但是,從照片9.1和照片9.2看到的是正弦波的某半周被限幅。作為輸入信號輸入的是完整的正弦波,為什么會被削掉呢?
圖9.4是JFET的結(jié)構(gòu)示意圖。JFET與雙極晶體管不同,漏極與源極間沒有PN結(jié),而柵極與溝道間有一個PN結(jié)。PN結(jié)就是二極管,所以如圖所示可以認(rèn)為在柵極一溝道之間插入了一個二極管。因此對于N溝器件來說,如果柵極電壓對于源極高出+0. 6V以上,這個二極管就導(dǎo)通,對于P溝器件來說在-0.6V以下則二極管導(dǎo)通。
照片9.1和照片9.2中之所以輸入信號的某半周被削掉,就是因?yàn)檫@個二極管處于導(dǎo)通狀態(tài)(注意:輸入信號被削掉時的電位是二極管的VF=0.6V)。
如果FET的柵極一溝道間的二極管處于導(dǎo)通狀態(tài),那么這個FET就變成二極管了。因此這時不僅輸入信號被削掉,而且也失去了放大作用。
適常,在放大電路或開關(guān)電路中當(dāng)然要利用FET的放大作用,所以輸入的信號電平必須是柵極一溝道間二極管不導(dǎo)通的電平。
觀察給JFET輸入正弦波時的HY57V641620FTP-7 波形就可以發(fā)現(xiàn)當(dāng)輸入信號具有某種電壓關(guān)系時,JFET就會處于接通/斷開狀態(tài)。但是,從照片9.1和照片9.2看到的是正弦波的某半周被限幅。作為輸入信號輸入的是完整的正弦波,為什么會被削掉呢?
圖9.4是JFET的結(jié)構(gòu)示意圖。JFET與雙極晶體管不同,漏極與源極間沒有PN結(jié),而柵極與溝道間有一個PN結(jié)。PN結(jié)就是二極管,所以如圖所示可以認(rèn)為在柵極一溝道之間插入了一個二極管。因此對于N溝器件來說,如果柵極電壓對于源極高出+0. 6V以上,這個二極管就導(dǎo)通,對于P溝器件來說在-0.6V以下則二極管導(dǎo)通。
照片9.1和照片9.2中之所以輸入信號的某半周被削掉,就是因?yàn)檫@個二極管處于導(dǎo)通狀態(tài)(注意:輸入信號被削掉時的電位是二極管的VF=0.6V)。
如果FET的柵極一溝道間的二極管處于導(dǎo)通狀態(tài),那么這個FET就變成二極管了。因此這時不僅輸入信號被削掉,而且也失去了放大作用。
適常,在放大電路或開關(guān)電路中當(dāng)然要利用FET的放大作用,所以輸入的信號電平必須是柵極一溝道間二極管不導(dǎo)通的電平。
上一篇:JFET的傳輸特性
熱門點(diǎn)擊
- NPN與PNP進(jìn)行組合的理由
- 差動放大電路的應(yīng)用電路
- 光耦合器的傳輸電路
- 使用正負(fù)電源的推挽型射極跟隨器
- 寄生耦合設(shè)計(jì)技術(shù)
- 降額設(shè)計(jì)
- 渥爾曼電路的設(shè)計(jì)
- 提高GaAs FET器件所能承受的最高工作結(jié)
- 渥爾曼一自舉電路十電流鏡像電路
- 射極跟隨器的偏置電路
推薦技術(shù)資料
- 驅(qū)動板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動示意圖,F(xiàn)M08... [詳細(xì)]
- 第8代1800A/1200V
- 1200V CoolSiC嵌入
- PCB嵌入式功率芯片封裝應(yīng)用研究
- 反射傳感器簡化光電開關(guān)設(shè)計(jì)
- 導(dǎo)電性高分子混合鋁電解電容器
- PCIe Gen4 SSD主控芯片
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究