提高GaAs FET器件所能承受的最高工作結(jié)溫
發(fā)布時間:2012/4/28 20:07:42 訪問次數(shù):1873
提高GaAs FET器件承受結(jié)溫的工作2SC3425主要體現(xiàn)在三個方面：首先是通過提高GaAs FET器件的功率附加效率來減小管芯的熱耗散；第二是通過優(yōu)化管芯的熱設(shè)計減小管芯的熱阻；第三是通過管芯工藝的優(yōu)化，提高管芯所能承受的最高工作結(jié)溫。
(1)提高GaAs FET器件的功率附加效率
提高GaAs FET的功率附加效率最有效的途徑是改進器件的微結(jié)構(gòu)。具體方法是將GaAs功放模塊所用的有源芯片從GaAs離子注入MESFET提升為GaAs/InGaAs功率HFET，提高FET的微波性能。GaAs/lnGaAs功率HFET的多層微結(jié)構(gòu)材料的外延生長相對簡單，容易控制，其導(dǎo)電溝道的厚度不受贗配晶格生長存在臨界厚度所限制，因而該器件表現(xiàn)出足夠的電流處理能力，同時在大信號工作時，其導(dǎo)電溝道的擴展是在n-GaAs中，不同于AIGaAs/GaAs HFET和GaAs基PHEMT在大信號工作時導(dǎo)電溝道擴展到AIGaAs層，因而該器件表現(xiàn)出更好的線性，另外該器件的肖特基勢壘是制作在低摻雜的n-GaAs上，這不僅有利于擊穿電壓的提高，同時還克服了AIGaAs作為勢壘層，AIGaA。較GaA。更易氧化，導(dǎo)致柵漏間暴露的AIGaAs層表面缺陷能級密度的增加，而這一增加是與PHEMT的熱電子效應(yīng)退化機理密切相關(guān)的。GaAs/InGaAs功率HFET在結(jié)構(gòu)上的優(yōu)勢使得它較GaAs MESFET在單位毫米柵寬的輸出功率、功率增益、功率附加效率更具優(yōu)勢，在本功放組件工作頻段GaAs HFET的功率附加效率可達到50%以上，較離子注入MESFET的40%有較大提高。
(2)減小管芯昀熱阻
管芯熱阻的減小主要通過優(yōu)化HFET管芯的熱設(shè)計來實現(xiàn)，這主要體現(xiàn)在將HFET的柵柵間距由原來的16lum增大到201um，芯片減薄后的厚度由原來的50Um減小到40 lu,m，芯片背面熱沉鍍金層的厚度由原來的12_um提高到20rum。通過以上設(shè)計，HFET的熱阻減小為原設(shè)計的60%左右。
(3)優(yōu)化管芯工藝
在設(shè)計時就要考慮如何通過管芯工藝的優(yōu)化，來提高管芯所能承受的最高工作結(jié)溫。要達到這個目的，在管芯工藝中盡量避免可能對器件的高溫可靠性有影響的低溫過程，這樣才能在器件的性能和可靠性之間取得比較好的折中。
(1)提高GaAs FET器件的功率附加效率
提高GaAs FET的功率附加效率最有效的途徑是改進器件的微結(jié)構(gòu)。具體方法是將GaAs功放模塊所用的有源芯片從GaAs離子注入MESFET提升為GaAs/InGaAs功率HFET，提高FET的微波性能。GaAs/lnGaAs功率HFET的多層微結(jié)構(gòu)材料的外延生長相對簡單，容易控制，其導(dǎo)電溝道的厚度不受贗配晶格生長存在臨界厚度所限制，因而該器件表現(xiàn)出足夠的電流處理能力，同時在大信號工作時，其導(dǎo)電溝道的擴展是在n-GaAs中，不同于AIGaAs/GaAs HFET和GaAs基PHEMT在大信號工作時導(dǎo)電溝道擴展到AIGaAs層，因而該器件表現(xiàn)出更好的線性，另外該器件的肖特基勢壘是制作在低摻雜的n-GaAs上，這不僅有利于擊穿電壓的提高，同時還克服了AIGaAs作為勢壘層，AIGaA。較GaA。更易氧化，導(dǎo)致柵漏間暴露的AIGaAs層表面缺陷能級密度的增加，而這一增加是與PHEMT的熱電子效應(yīng)退化機理密切相關(guān)的。GaAs/InGaAs功率HFET在結(jié)構(gòu)上的優(yōu)勢使得它較GaAs MESFET在單位毫米柵寬的輸出功率、功率增益、功率附加效率更具優(yōu)勢，在本功放組件工作頻段GaAs HFET的功率附加效率可達到50%以上，較離子注入MESFET的40%有較大提高。
(2)減小管芯昀熱阻
管芯熱阻的減小主要通過優(yōu)化HFET管芯的熱設(shè)計來實現(xiàn)，這主要體現(xiàn)在將HFET的柵柵間距由原來的16lum增大到201um，芯片減薄后的厚度由原來的50Um減小到40 lu,m，芯片背面熱沉鍍金層的厚度由原來的12_um提高到20rum。通過以上設(shè)計，HFET的熱阻減小為原設(shè)計的60%左右。
(3)優(yōu)化管芯工藝
在設(shè)計時就要考慮如何通過管芯工藝的優(yōu)化，來提高管芯所能承受的最高工作結(jié)溫。要達到這個目的，在管芯工藝中盡量避免可能對器件的高溫可靠性有影響的低溫過程，這樣才能在器件的性能和可靠性之間取得比較好的折中。
提高GaAs FET器件承受結(jié)溫的工作2SC3425主要體現(xiàn)在三個方面：首先是通過提高GaAs FET器件的功率附加效率來減小管芯的熱耗散；第二是通過優(yōu)化管芯的熱設(shè)計減小管芯的熱阻；第三是通過管芯工藝的優(yōu)化，提高管芯所能承受的最高工作結(jié)溫。
(1)提高GaAs FET器件的功率附加效率
提高GaAs FET的功率附加效率最有效的途徑是改進器件的微結(jié)構(gòu)。具體方法是將GaAs功放模塊所用的有源芯片從GaAs離子注入MESFET提升為GaAs/InGaAs功率HFET，提高FET的微波性能。GaAs/lnGaAs功率HFET的多層微結(jié)構(gòu)材料的外延生長相對簡單，容易控制，其導(dǎo)電溝道的厚度不受贗配晶格生長存在臨界厚度所限制，因而該器件表現(xiàn)出足夠的電流處理能力，同時在大信號工作時，其導(dǎo)電溝道的擴展是在n-GaAs中，不同于AIGaAs/GaAs HFET和GaAs基PHEMT在大信號工作時導(dǎo)電溝道擴展到AIGaAs層，因而該器件表現(xiàn)出更好的線性，另外該器件的肖特基勢壘是制作在低摻雜的n-GaAs上，這不僅有利于擊穿電壓的提高，同時還克服了AIGaAs作為勢壘層，AIGaA。較GaA。更易氧化，導(dǎo)致柵漏間暴露的AIGaAs層表面缺陷能級密度的增加，而這一增加是與PHEMT的熱電子效應(yīng)退化機理密切相關(guān)的。GaAs/InGaAs功率HFET在結(jié)構(gòu)上的優(yōu)勢使得它較GaAs MESFET在單位毫米柵寬的輸出功率、功率增益、功率附加效率更具優(yōu)勢，在本功放組件工作頻段GaAs HFET的功率附加效率可達到50%以上，較離子注入MESFET的40%有較大提高。
(2)減小管芯昀熱阻
管芯熱阻的減小主要通過優(yōu)化HFET管芯的熱設(shè)計來實現(xiàn)，這主要體現(xiàn)在將HFET的柵柵間距由原來的16lum增大到201um，芯片減薄后的厚度由原來的50Um減小到40 lu,m，芯片背面熱沉鍍金層的厚度由原來的12_um提高到20rum。通過以上設(shè)計，HFET的熱阻減小為原設(shè)計的60%左右。
(3)優(yōu)化管芯工藝
在設(shè)計時就要考慮如何通過管芯工藝的優(yōu)化，來提高管芯所能承受的最高工作結(jié)溫。要達到這個目的，在管芯工藝中盡量避免可能對器件的高溫可靠性有影響的低溫過程，這樣才能在器件的性能和可靠性之間取得比較好的折中。
(1)提高GaAs FET器件的功率附加效率
提高GaAs FET的功率附加效率最有效的途徑是改進器件的微結(jié)構(gòu)。具體方法是將GaAs功放模塊所用的有源芯片從GaAs離子注入MESFET提升為GaAs/InGaAs功率HFET，提高FET的微波性能。GaAs/lnGaAs功率HFET的多層微結(jié)構(gòu)材料的外延生長相對簡單，容易控制，其導(dǎo)電溝道的厚度不受贗配晶格生長存在臨界厚度所限制，因而該器件表現(xiàn)出足夠的電流處理能力，同時在大信號工作時，其導(dǎo)電溝道的擴展是在n-GaAs中，不同于AIGaAs/GaAs HFET和GaAs基PHEMT在大信號工作時導(dǎo)電溝道擴展到AIGaAs層，因而該器件表現(xiàn)出更好的線性，另外該器件的肖特基勢壘是制作在低摻雜的n-GaAs上，這不僅有利于擊穿電壓的提高，同時還克服了AIGaAs作為勢壘層，AIGaA。較GaA。更易氧化，導(dǎo)致柵漏間暴露的AIGaAs層表面缺陷能級密度的增加，而這一增加是與PHEMT的熱電子效應(yīng)退化機理密切相關(guān)的。GaAs/InGaAs功率HFET在結(jié)構(gòu)上的優(yōu)勢使得它較GaAs MESFET在單位毫米柵寬的輸出功率、功率增益、功率附加效率更具優(yōu)勢，在本功放組件工作頻段GaAs HFET的功率附加效率可達到50%以上，較離子注入MESFET的40%有較大提高。
(2)減小管芯昀熱阻
管芯熱阻的減小主要通過優(yōu)化HFET管芯的熱設(shè)計來實現(xiàn)，這主要體現(xiàn)在將HFET的柵柵間距由原來的16lum增大到201um，芯片減薄后的厚度由原來的50Um減小到40 lu,m，芯片背面熱沉鍍金層的厚度由原來的12_um提高到20rum。通過以上設(shè)計，HFET的熱阻減小為原設(shè)計的60%左右。
(3)優(yōu)化管芯工藝
在設(shè)計時就要考慮如何通過管芯工藝的優(yōu)化，來提高管芯所能承受的最高工作結(jié)溫。要達到這個目的，在管芯工藝中盡量避免可能對器件的高溫可靠性有影響的低溫過程，這樣才能在器件的性能和可靠性之間取得比較好的折中。
上一篇：改善器件和組件的散熱
相關(guān)技術(shù)資料- 4-28提高GaAs FET器件所能承受的最高工作結(jié)溫
- 4-27干法腐蝕中的損傷效應(yīng)及其工藝控制要求
熱門點擊
- TPSN協(xié)議
- RBS協(xié)議
- ZigBee的主要特征
- DFuse
- SCR ESD器件
- 機械應(yīng)力對電子元器件可靠性影響分析
- DV-HOP定位方法
- 寄生耦合設(shè)計技術(shù)
- 節(jié)點電路原理圖
- 射頻通信技術(shù)
推薦技術(shù)資料
- 驅(qū)動板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動示意圖，F(xiàn)M08... [詳細]
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢及市場應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
