輸入信號(hào)頻率高于諧振頻率fo
發(fā)布時(shí)間:2012/11/2 21:01:05 訪問(wèn)次數(shù):2966
當(dāng)輸入信號(hào)頻率高于諧振ECJ0EB1C393K頻率fo時(shí),LC諧振電路處于失諧狀態(tài),電路的阻抗下降(比電路諧振時(shí)的阻抗有所減。,而且信號(hào)頻率越是高于諧振頻率,LC并聯(lián)諧振電路的阻抗越小,并且此時(shí)LC并聯(lián)電路的阻抗呈容性,如圖1-137所示,等效成一個(gè)電容。
輸入信號(hào)頻率高于諧振頻率后,LC并聯(lián)諧振電路等效成一只電容,可以這么去理解:在LC并聯(lián)諧振電路中,當(dāng)輸入信號(hào)頻率升高后,電容Cl的容抗在減小,而電感Ll的感抗在增大,容抗和感抗是并聯(lián)的。
輸入信號(hào)頻率低于諧振頻率fo
當(dāng)輸入信號(hào)頻率低于諧振頻率fo后,LC并聯(lián)諧振電路也處于失諧狀態(tài),諧振電路的阻抗也要減。ū戎C振時(shí)。沂切盘(hào)頻率越低于諧振頻率,電路的阻抗越小,這一點(diǎn)從曲線中可以看出。信號(hào)頻率低于諧振頻率時(shí),LC并聯(lián)諧振電路的阻抗為感性,電路等效成一個(gè)電感(但電感量大小不等于厶),如圖1-138所示。
在輸入信號(hào)頻率低于諧振頻率后,LC并聯(lián)諧振電路等效成一只電感可以這么去理解:由于信號(hào)頻率降低,電感Ll的感抗減小,而電容Cl的容抗則增大,感抗和容抗是并聯(lián)的,Ll和Cl并聯(lián)后電路中起主要作用的是電感而不是電容,所以這時(shí)LC并聯(lián)諧振電路等效成一只電感。
當(dāng)輸入信號(hào)頻率高于諧振ECJ0EB1C393K頻率fo時(shí),LC諧振電路處于失諧狀態(tài),電路的阻抗下降(比電路諧振時(shí)的阻抗有所減。,而且信號(hào)頻率越是高于諧振頻率,LC并聯(lián)諧振電路的阻抗越小,并且此時(shí)LC并聯(lián)電路的阻抗呈容性,如圖1-137所示,等效成一個(gè)電容。
輸入信號(hào)頻率高于諧振頻率后,LC并聯(lián)諧振電路等效成一只電容,可以這么去理解:在LC并聯(lián)諧振電路中,當(dāng)輸入信號(hào)頻率升高后,電容Cl的容抗在減小,而電感Ll的感抗在增大,容抗和感抗是并聯(lián)的。
輸入信號(hào)頻率低于諧振頻率fo
當(dāng)輸入信號(hào)頻率低于諧振頻率fo后,LC并聯(lián)諧振電路也處于失諧狀態(tài),諧振電路的阻抗也要減。ū戎C振時(shí)。沂切盘(hào)頻率越低于諧振頻率,電路的阻抗越小,這一點(diǎn)從曲線中可以看出。信號(hào)頻率低于諧振頻率時(shí),LC并聯(lián)諧振電路的阻抗為感性,電路等效成一個(gè)電感(但電感量大小不等于厶),如圖1-138所示。
在輸入信號(hào)頻率低于諧振頻率后,LC并聯(lián)諧振電路等效成一只電感可以這么去理解:由于信號(hào)頻率降低,電感Ll的感抗減小,而電容Cl的容抗則增大,感抗和容抗是并聯(lián)的,Ll和Cl并聯(lián)后電路中起主要作用的是電感而不是電容,所以這時(shí)LC并聯(lián)諧振電路等效成一只電感。
上一篇:LC電路參與的負(fù)反饋電路
熱門(mén)點(diǎn)擊
- 單端輸入、雙端輸出式差分放大器
- 電烙鐵的特性與參數(shù)
- 矩形片式電阻的精度及分類
- 推挽輸出級(jí)靜態(tài)偏置電路
- 輸入信號(hào)頻率高于諧振頻率fo
- 合理選擇試驗(yàn)所需的沖擊脈沖波形
- RC負(fù)反饋式電路
- 幅值域
- 靜電的產(chǎn)生
- 無(wú)鉛焊接對(duì)電烙鐵的要求
推薦技術(shù)資料
- Nuclei lntellig
- RISC-V子系統(tǒng)模式技術(shù)結(jié)構(gòu)
- 物理量子比特量子芯片Willo
- MPS電源管理一站式解決方案詳情
- 薄緩沖層AlGaN/GaN外延
- 2024年全球第三代半導(dǎo)體行業(yè)十大事件
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究