低頻目標阻抗通常由總瞬態(tài)電流和電源電壓允許變化的幅度決定。因此，我們可HD64410F16以寫出其中dV是允許的電源瞬態(tài)電壓的變化量，dI是IC產(chǎn)生的瞬態(tài)電源電流的精度，k是一個校正因子，下一段中將討論。

   假設我們關心的是VCC對地噪聲尖峰和它們對電路工作的影響。我們可確定出當頻率低于，時，只包含不超過so%的電流。因此，因為式(11-8)中所用的dI是總瞬態(tài)電流，所以低頻目標阻抗可增加兩倍。因此在這種情況下式(11-8)中我們可讓k-2。這

個方法將限制總噪聲電壓尖峰低于目標阻抗乘以總瞬態(tài)電流。

   例如，考慮一個工作于5V電源，具有2ns上升／下降時間的大IC的去耦例子，這里保持最大電源偏差不超過電源電壓的5%是合適的。也假設IC產(chǎn)生的總瞬態(tài)電流是2.5A。從具有k-2的式(11-8)中，我們得到一個200mfl的低頻目標阻抗。假設每個去耦電容有l(wèi)OnH的電感與之串聯(lián)。頻率高至l/7rt，時，目標阻抗將200m,Q，其對于2ns上升時間就等于159MHz，高于這個頻率，目標阻抗可允許以20dBldec增加。目標阻抗如圖11-17實線所示。

   從式（11-7）中我們可確定50個電容對于在159MHz滿足200mQ的目標阻抗是必需的。

   如果關注的最低頻率是2MHz，在2MHz處達到200mfl目標阻抗所需的總?cè)ヱ铍娙輰⑹?/span>400nF。將400nF除以50，得到每個電容的最小值是8000pF。在這個例子里，總電容也必須滿足式（11-12）中的瞬態(tài)電流條件。如果設計者決定用64個0.OltiF的電容，阻抗隨頻率的變化將如圖11-17中虛線所示。當高于1.3MHz的所有頻率處，去耦網(wǎng)絡將具有一個低于目標阻抗的阻抗值。