存儲器字?jǐn)?shù)和位數(shù)的擴(kuò)展
發(fā)布時間:2014/6/3 20:53:23 訪問次數(shù):3315
實際存儲器往往需要字和位同時擴(kuò)充,SN74HC244PWR此時按熙先位擴(kuò)展后字?jǐn)U展的順序來完成。由mlxnl的存儲器芯片組成m2 xn2的存儲器,則需(m2/ml)×(n2/nl)片mlxnl的存儲器芯片。
例如,用lKxl位芯片構(gòu)成2Kx8位的存儲器,就要用16片拼裝而成。每8片作為一組,產(chǎn)生8位數(shù)據(jù)輸入/輸出,按照相同功能的控制線都并聯(lián)在展后可以將每一組看成單獨的一片芯片,按照字?jǐn)U展的連接方案來設(shè)計出具體的連接圖。
CPU與ROM和RAM芯片的連接
CPU與ROM和RAM的連接需要根據(jù)具體型號的CPU時引腳配置來連接,在第3章會詳細(xì)描述51系列的單片微型計算機和存儲器的連接方法。CPU與ROM -般的連接,只需要將CPU的地址輸出線與ROM的地址輸入線相連,CPU的數(shù)據(jù)輸入線與ROM的數(shù)據(jù)輸出線相連。控制線的連接方面,由于ROM在正常工作時只能讀出,所以CPU的讀控制信號線RD與ROM的輸出允許信號線OE相連,表示CPU發(fā)出讀命令時,ROM應(yīng)該允許其讀出。
CPU與RAM的連接和ROM的相似,主要區(qū)別在于RAM的可讀可寫存儲器,所以與CPU的數(shù)據(jù)總線是雙向連接,另外,控制信號線上,應(yīng)該是CPU的寫信號線WR連接RAM的寫允許信號線WE,讀信號線RD連接RAM的輸出允許信號線OE。
實際存儲器往往需要字和位同時擴(kuò)充,SN74HC244PWR此時按熙先位擴(kuò)展后字?jǐn)U展的順序來完成。由mlxnl的存儲器芯片組成m2 xn2的存儲器,則需(m2/ml)×(n2/nl)片mlxnl的存儲器芯片。
例如,用lKxl位芯片構(gòu)成2Kx8位的存儲器,就要用16片拼裝而成。每8片作為一組,產(chǎn)生8位數(shù)據(jù)輸入/輸出,按照相同功能的控制線都并聯(lián)在展后可以將每一組看成單獨的一片芯片,按照字?jǐn)U展的連接方案來設(shè)計出具體的連接圖。
CPU與ROM和RAM芯片的連接
CPU與ROM和RAM的連接需要根據(jù)具體型號的CPU時引腳配置來連接,在第3章會詳細(xì)描述51系列的單片微型計算機和存儲器的連接方法。CPU與ROM -般的連接,只需要將CPU的地址輸出線與ROM的地址輸入線相連,CPU的數(shù)據(jù)輸入線與ROM的數(shù)據(jù)輸出線相連?刂凭的連接方面,由于ROM在正常工作時只能讀出,所以CPU的讀控制信號線RD與ROM的輸出允許信號線OE相連,表示CPU發(fā)出讀命令時,ROM應(yīng)該允許其讀出。
CPU與RAM的連接和ROM的相似,主要區(qū)別在于RAM的可讀可寫存儲器,所以與CPU的數(shù)據(jù)總線是雙向連接,另外,控制信號線上,應(yīng)該是CPU的寫信號線WR連接RAM的寫允許信號線WE,讀信號線RD連接RAM的輸出允許信號線OE。
上一篇:部分譯碼法
熱門點擊
- 存儲器字?jǐn)?shù)和位數(shù)的擴(kuò)展
- 釬料的毛細(xì)填縫作用
- 雙操作數(shù)邏輯運算指令
- 半水清洗技術(shù)
- 工程文件和電磁兼容
- 波峰焊機的發(fā)展方向及無鉛焊接對波峰焊設(shè)備的要
推薦技術(shù)資料
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢及市場應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究