N阱及N+集電極形成
發(fā)布時(shí)間:2016/6/19 19:01:50 訪問(wèn)次數(shù):2405
高性能電容器也是模擬CMOs和Bi-CMOS技術(shù)的關(guān)鍵部分,特別在A/D轉(zhuǎn)換和開(kāi)關(guān)電容濾波器, ESD11N5.0ST5G多晶硅一多晶硅電容相比多晶硅一硅電容具有更小的寄生效應(yīng),因此得到廣泛應(yīng)用。
較早開(kāi)發(fā)了一種典型的數(shù)�；旌螧i-CMOS工藝。該工藝由N阱CMOS工藝增加4次光刻步驟,以集成高性能雙極型晶體管。雙極器件是集電極擴(kuò)散隔離(CDI)型,使用N+埋層和P型外延層。在CDI中,N阱將作為NPN的集電區(qū),P型外延層提供側(cè)壁PN結(jié)隔離區(qū)。
襯底材料為100晶向的P型硅片,硅片表面的第一步工藝是氧化。然后用1#光刻版開(kāi)出N+埋層的窗口。采用注入銻和擴(kuò)散的方法形成埋層,然后去除二氧化硅,如圖4.41所示。
接著沉積P型外延層,外延層沉積過(guò)程中,N+埋層在高溫下會(huì)向上擴(kuò)散。外延層沉積后,熱氧化生長(zhǎng)一層二氧化硅,并完成N阱的光刻,在N阱區(qū)域注入磷。隨后進(jìn)行N+集電極的光刻和磷注入,最后進(jìn)行熱擴(kuò)散。磷的原子量較小,注入表面的磷可以在高溫下擴(kuò)散較深。
高性能電容器也是模擬CMOs和Bi-CMOS技術(shù)的關(guān)鍵部分,特別在A/D轉(zhuǎn)換和開(kāi)關(guān)電容濾波器, ESD11N5.0ST5G多晶硅一多晶硅電容相比多晶硅一硅電容具有更小的寄生效應(yīng),因此得到廣泛應(yīng)用。
較早開(kāi)發(fā)了一種典型的數(shù)�；旌螧i-CMOS工藝。該工藝由N阱CMOS工藝增加4次光刻步驟,以集成高性能雙極型晶體管。雙極器件是集電極擴(kuò)散隔離(CDI)型,使用N+埋層和P型外延層。在CDI中,N阱將作為NPN的集電區(qū),P型外延層提供側(cè)壁PN結(jié)隔離區(qū)。
襯底材料為100晶向的P型硅片,硅片表面的第一步工藝是氧化。然后用1#光刻版開(kāi)出N+埋層的窗口。采用注入銻和擴(kuò)散的方法形成埋層,然后去除二氧化硅,如圖4.41所示。
接著沉積P型外延層,外延層沉積過(guò)程中,N+埋層在高溫下會(huì)向上擴(kuò)散。外延層沉積后,熱氧化生長(zhǎng)一層二氧化硅,并完成N阱的光刻,在N阱區(qū)域注入磷。隨后進(jìn)行N+集電極的光刻和磷注入,最后進(jìn)行熱擴(kuò)散。磷的原子量較小,注入表面的磷可以在高溫下擴(kuò)散較深。
相關(guān)技術(shù)資料- 6-19N阱及N+集電極形成
- 相關(guān)IC型號(hào)
- ESD11N5.0ST5G
- ESD104E
- ESD170202
熱門(mén)點(diǎn)擊
- 光刻工藝產(chǎn)生的微缺陷
- 半導(dǎo)體集成電路制造的環(huán)境要求
- 光刻膠的去除
- N阱及N+集電極形成
- 平帶時(shí)的負(fù)界面陷阱電荷
- 二次擊穿
- 間隙式擴(kuò)散
- 緊固件安裝基本要求
- 焊接后清潔度要求
- 影響氧化物生長(zhǎng)的因素
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析，DS... [詳細(xì)]
- 高度集成 USB PD 控制器
- 移動(dòng)存儲(chǔ)控制芯片
- 新型二極管技術(shù)在電子元器件應(yīng)用結(jié)構(gòu)̴
- 反射傳感器簡(jiǎn)化光電開(kāi)關(guān)設(shè)計(jì)應(yīng)用
- 業(yè)內(nèi)先進(jìn)二極管整流器 Powe
- 集成半橋高功率密度 Power
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
