當柵電壓吒s)0且使表面空間電荷層處于耗盡狀態(tài)時,耗盡層電容q與膜層電容咣x串聯(lián)使MOS結構總M0334SJ120電容進一步下降。且K越大,耗盡層寬度越大;表面空間電荷層電容α越小,串聯(lián)電容C就越小,如圖9.12所示。

   當吒s足夠大時,表面空間電荷層處于反型或強反型狀態(tài),表面同樣集聚了大量載流子(與/Gs<0時的載流子類型不同),從而影響表面空間電荷層電容。對于準靜態(tài)測試,由于信號頻率低,反型層中的載流子(少子)復合和產生的速率能跟上頻率的變化,從而體現出電容效應;而對于高頻⒍/測試,反型層中的載流子(少子)復合和產生的速率跟不上頻率的變化,從而體現不出電容效應。因此,當表面空間電荷層處于強反型時,低頻測試電容C=咣x,而高頻測試電容為耗盡層厚度最大,電容最小時的電容鮞血。

   另外,當掃描電壓吒s變化較快時,表面空間電荷層在由耗盡進入反型階段時會形成深耗盡態(tài),使高頻電容隨吒s增加進一步下降,形成圖9。⒓中的不平衡曲線。這種情況特別容易發(fā)生在低摻雜、高電阻率的襯底制成的MOs結構上,因為其載流子濃度較低,在由耗盡進入反型階段時很容易形成深耗盡態(tài),從而得不到平衡態(tài)的曲線。