時(shí)鐘電路的PCB走線設(shè)計(jì)
發(fā)布時(shí)間:2017/3/6 21:42:07 訪問次數(shù):452
時(shí)鐘電路在數(shù)字電路中占有重要地位,同時(shí)時(shí)鐘電路也是產(chǎn)生電磁騷擾的主要來源。MAX232DR一個(gè)具有2nAs上升沿的時(shí)鐘信號(hào)輻射能量的頻譜可達(dá)160MHz,其可能輻射的帶寬可達(dá)十倍頻,即能達(dá)1.6GHz。因此,設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整機(jī)輻射指標(biāo)的關(guān)鍵。時(shí)鐘電路設(shè)計(jì)的主要問題有如下幾個(gè)方面。
1.阻抗控制
計(jì)算和控制各種由PCB線條構(gòu)成的微帶線和微帶波導(dǎo)的波阻抗、相移常數(shù)、衰減常數(shù)等,使其滿足設(shè)計(jì)要求。
2.傳輸延遲和阻抗匹配
由PCB走線的相移常數(shù)計(jì)算時(shí)鐘脈沖的延遲,當(dāng)延遲達(dá)到一定數(shù)值時(shí),就要進(jìn)行阻抗匹配,以免發(fā)生終端反射,該反射會(huì)使時(shí)鐘信號(hào)抖動(dòng)或發(fā)生過沖。阻抗匹配方法有串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC網(wǎng)絡(luò)、二極管陣列等。
PCB走線上接入較多容性負(fù)載的影響
接在PCB走線上的容性負(fù)載對(duì)走線的波阻抗有較大的影響。特別是對(duì)總線結(jié)構(gòu)的電路,容性負(fù)載的影響往往是要考慮的關(guān)鍵因素。
時(shí)鐘電路在數(shù)字電路中占有重要地位,同時(shí)時(shí)鐘電路也是產(chǎn)生電磁騷擾的主要來源。MAX232DR一個(gè)具有2nAs上升沿的時(shí)鐘信號(hào)輻射能量的頻譜可達(dá)160MHz,其可能輻射的帶寬可達(dá)十倍頻,即能達(dá)1.6GHz。因此,設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整機(jī)輻射指標(biāo)的關(guān)鍵。時(shí)鐘電路設(shè)計(jì)的主要問題有如下幾個(gè)方面。
1.阻抗控制
計(jì)算和控制各種由PCB線條構(gòu)成的微帶線和微帶波導(dǎo)的波阻抗、相移常數(shù)、衰減常數(shù)等,使其滿足設(shè)計(jì)要求。
2.傳輸延遲和阻抗匹配
由PCB走線的相移常數(shù)計(jì)算時(shí)鐘脈沖的延遲,當(dāng)延遲達(dá)到一定數(shù)值時(shí),就要進(jìn)行阻抗匹配,以免發(fā)生終端反射,該反射會(huì)使時(shí)鐘信號(hào)抖動(dòng)或發(fā)生過沖。阻抗匹配方法有串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC網(wǎng)絡(luò)、二極管陣列等。
PCB走線上接入較多容性負(fù)載的影響
接在PCB走線上的容性負(fù)載對(duì)走線的波阻抗有較大的影響。特別是對(duì)總線結(jié)構(gòu)的電路,容性負(fù)載的影響往往是要考慮的關(guān)鍵因素。
上一篇:磁通量最小化
熱門點(diǎn)擊
- LM324引腳圖
- 提供了常用硅光電池的主要特性參數(shù)
- 輸入高電平電流
- 撥碼開關(guān)(DIP開關(guān))
- 以兆歐表測(cè)量絕緣電阻的正確接法
- 繼電器吸合電壓和吸合電流的檢測(cè)
- 人工電源網(wǎng)絡(luò)的作用
- 接地的目的
- 平行走線
- 穩(wěn)壓二極管穩(wěn)壓值的測(cè)試
推薦技術(shù)資料
- Nuclei lntellig
- RISC-V子系統(tǒng)模式技術(shù)結(jié)構(gòu)
- 物理量子比特量子芯片Willo
- MPS電源管理一站式解決方案詳情
- 薄緩沖層AlGaN/GaN外延
- 2024年全球第三代半導(dǎo)體行業(yè)十大事件
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究