隨著集成電路的快速發(fā)展,對芯片加工技術(shù)提出更多的特殊要求,其中MOS器件特征尺寸進(jìn)入納米時代對超淺結(jié)的要求就是一個明顯的挑戰(zhàn)。FGH40T120SMD半導(dǎo)體器件的尺寸不斷縮小,要求源極、漏極以及源極前延和漏極前延(source/Dr缸n Extell“on)相應(yīng)地變淺。例如,對于柵長0,18um的CMOS器件,它的結(jié)深為54±18nm;而對于柵長0.1um的器件,其結(jié)深為30±10nm。在要求超淺結(jié)的同時,其摻雜層還必須有低串聯(lián)電阻和低泄漏電流。

    由此可見,現(xiàn)代摻雜工藝的最大挑戰(zhàn)是超淺結(jié)的形成。隨著芯片特征尺寸的縮小,結(jié)深要求越來越淺,要求離子注人的能量也越來越低,而摻雜濃度越來越高。通過降低注人離子能量形成淺結(jié)的方

法一直受到重視。許多離子注入機(jī)的廠家努力制造注人離子能量可達(dá)幾個keV的設(shè)備。但是,在低能情況下,溝道效應(yīng)變得非常明顯,甚至可使深度增加一倍。同時,在低能注人時,離子束的穩(wěn)定性又是一個嚴(yán)重的問題,尤其是需要大束流注人的源/漏區(qū)和發(fā)射區(qū),問題更為嚴(yán)重。產(chǎn)生這個問題的原因是由于帶電離子的相互排斥,通常也稱為空間電荷效應(yīng)。這是由于能量低,飛行時間長,導(dǎo)致離子束的發(fā)散�？刹捎脤捠�,也就是降低束流的密度來解決這個問題。另外,也可通過縮短路徑長度來降低空間電荷效應(yīng)的影響。但是用硼形成淺的p^結(jié)仍然存在困難,由于硼的質(zhì)量較輕,投影射程較深,雖然可以通過采用分子注入法解決,如用BF2作為注入物質(zhì),進(jìn)入靶內(nèi)的分子在碰撞過程中分解,釋放出原子硼。但在這種方法中,因氟的電活性以及形成缺陷群,硼的擴(kuò)散系數(shù)高以及硼被偏轉(zhuǎn)進(jìn)人主晶軸方向的概率大等問題,囚此目前很少采用這種方法形成淺結(jié)。