一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓
發(fā)布時(shí)間:2017/10/16 21:09:56 訪問(wèn)次數(shù):645
一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預(yù)浸處理的多層結(jié)構(gòu)。S25FL016AOLMFI001在多層PCB中,設(shè)計(jì)者為了方便調(diào)試,會(huì)把信號(hào)線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。
(1)阻抗:布線的阻抗是由走線銅軌的橫切面面積和長(zhǎng)度決定的。
(2)電容:布線的電容是由絕緣體(EOEr)特性、電流到達(dá)的范圍(A)及走線間距(九)決定的。
EO――自由空間的介電常數(shù)(8.ss4pF/m);
PCB基材的相對(duì)介電常數(shù)(在川⒕碾壓板中為4,7)。
(3)電感:布線的電感平均分布在布線中,大約為1nH/mm。
對(duì)于1盎司銅走線來(lái)說(shuō),在0.笏mm(10血l)厚的FRzI碾壓板上,位于地線層上方的0.5mm(⒛mn)寬、⒛mm(SO0mil)長(zhǎng)的線能產(chǎn)生9.8mΩ的阻抗、zOnH的電感、與地之間1.狁pF的耦合電容。在高頻情況下,印制電路板上的走線、過(guò)孔、電阻、電容、接插件的分布電感與電容等不可忽略。
一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預(yù)浸處理的多層結(jié)構(gòu)。S25FL016AOLMFI001在多層PCB中,設(shè)計(jì)者為了方便調(diào)試,會(huì)把信號(hào)線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。
(1)阻抗:布線的阻抗是由走線銅軌的橫切面面積和長(zhǎng)度決定的。
(2)電容:布線的電容是由絕緣體(EOEr)特性、電流到達(dá)的范圍(A)及走線間距(九)決定的。
EO――自由空間的介電常數(shù)(8.ss4pF/m);
PCB基材的相對(duì)介電常數(shù)(在川⒕碾壓板中為4,7)。
(3)電感:布線的電感平均分布在布線中,大約為1nH/mm。
對(duì)于1盎司銅走線來(lái)說(shuō),在0.笏mm(10血l)厚的FRzI碾壓板上,位于地線層上方的0.5mm(⒛mn)寬、⒛mm(SO0mil)長(zhǎng)的線能產(chǎn)生9.8mΩ的阻抗、zOnH的電感、與地之間1.狁pF的耦合電容。在高頻情況下,印制電路板上的走線、過(guò)孔、電阻、電容、接插件的分布電感與電容等不可忽略。
相關(guān)技術(shù)資料- 10-16一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓
熱門點(diǎn)擊
- 調(diào)試的目的、內(nèi)容與步驟
- 元器件引線的成形要求
- 圖紙的幅面與字體高度對(duì)應(yīng)關(guān)系
- 拆焊方法
- 元器件引線的成形要求
- 設(shè)置背景空氣域
- 外形美觀
- 通孔-1和金屬-z的形成(雙鑲嵌)
- 一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的
- 材料特性函數(shù)
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析，DS... [詳細(xì)]
- 全集成直接飛行時(shí)間（dToF）傳感器
- 2025年半導(dǎo)體市場(chǎng)發(fā)展趨勢(shì)未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
