集成電路工業(yè)在系統(tǒng)需求增長的推動下,如摩爾定律(大約每2準個月芯片上集成元件的數(shù)量就翻一番)所描述的,密度和性能方面持續(xù)地和系統(tǒng)化地不斷增長,持續(xù)降低的功能單位成本(cost pcr function,以往每年可降低約25%~29%),通過計算機、通信以及其他工業(yè)與消費電子的普及,從而極大地提高了經(jīng)濟生產(chǎn)力和人們的總體生活質(zhì)量。 M24C08-RMN6TP藝不這一切在很大程度上要求集成電路制造工斷發(fā)展。

   集成電路制造工藝發(fā)展的直接動力來自于單位晶體管制造成本的不斷降低和晶體管性能的不斷提高的要求。

   第一,增大晶圓的尺寸。這是降低制造成本最直接的方法。晶圓尺寸的增加意味著同樣的工藝步驟能生產(chǎn)出更多的芯片,從而降低晶體管的成本,50年的發(fā)展,晶圓尺寸從25mm增加到300mm,目前450mm的設各正在研發(fā)當中。這一領域正在產(chǎn)生

重大的技術進步,而半導體制造商與供應商正進行對話,以評定300mm和450mm晶圓的標準與生產(chǎn)力改進情況。對相關情況的經(jīng)濟分析也正在對研發(fā)投入、利潤、投資回報和資助機制的分析和建議等進行檢查。晶圓尺寸的增大需要對設備提出更高的要求,比如在均勻性(uniformity)方面。

   第二,降低晶體管的幾何尺寸(ge。met⒒c scaling)。集成電路的幾何尺寸在幾十年中降低幅度達到500倍以上。這是降低晶體管制造成本和提高晶體管性能的最有效的方法。幾何尺寸的降低,直接地增加了單位面積上的器件數(shù)目,從而降低芯片成本,同時提高了晶體管的電學性能,如能耗、速度等。而相對應地,幾何尺寸的不斷降低要求集成電路制造工藝 也做出不斷的改進。而當半導體行業(yè)演進到90nm技術節(jié)點或更小尺寸時,單純的幾何尺寸縮小,不能夠滿足晶體管的性能提高,需要一些其他的手段來提高晶體管的電學性能,例如等效 置擴充(equi妃lent scaling)。Equi跎lcnt scalil△g的目標,如通過創(chuàng)新設計、軟件解決方案和創(chuàng)新工 彗藝來提高性能,將在未來的十年引導半導體產(chǎn)業(yè) 挈前進E2]。如圖2.1所示[3],應力技術,高霪柵介質(zhì)材料/金屬柵等創(chuàng)新工藝技術在90nm之后逐

漸應用。