靜電放電是一種高能量,寬頻譜的電磁騷擾。它主要通過(guò)兩種途徑來(lái)干擾被測(cè)設(shè)各: ICL3221IA-T一種是直接能量,主要是瞬間接觸的大電流造成內(nèi)部電路的誤動(dòng)作或損壞;另一種是空間耦合。由于ESD的前沿時(shí)間很短,約0.7Ⅱ,其頻譜范圍可以達(dá)到數(shù)百兆赫,稍微長(zhǎng)一點(diǎn)的導(dǎo)線都可能形成有效的耦合。

   由于DB連接器外殼及機(jī)殼與內(nèi)部電路的地平面、信號(hào)線之間都存在分布電容,其中與PCB中地平面之間的分布電容最大,如圖2,bzI中CP所示,該分布電容在靜電放電高頻干擾的情況下是不容忽略的。在Δσ存在的情況下,必然導(dǎo)致一部分靜電放電電流經(jīng)分布電容CP流向地平面,最后流向大地,如圖2�！爸刑摼�A所示(注:本產(chǎn)品電路工作地與外殼地在某處相連,其實(shí)即使不連,也會(huì)通過(guò)分布電容流向大地,所以采用斷開(kāi)電路工作地與外殼地的方式來(lái)解決此問(wèn)題是不可行的)。

    實(shí)際上,工作地平面也并不是很完整(完整的、無(wú)過(guò)孔的地平面阻抗可以認(rèn)為是3MΩ),存在一定的阻抗,如存在過(guò)孔、過(guò)孔造成的縫隙等,如圖2.甾所示。當(dāng)電流流經(jīng)工作地平面時(shí),由于阻抗的存在,就會(huì)出現(xiàn)壓降Δ〃1,就是這個(gè)Δσl造成了對(duì)電路的干擾(更詳細(xì)的分析可以參考案例ω)。在試驗(yàn)中,仔細(xì)檢查發(fā)現(xiàn),PCB的金屬面板與DB連接器外殼之間的接觸并不是很良好,DB連接器外殼沒(méi)有與金屬面板做固定的電連接,兩者之間明顯有很大的縫隙,用電路的眼光去看該縫隙就是一個(gè)阻抗,所以在阻抗存在的情況下,在外殼上的靜電放電電流就會(huì)在阻抗上產(chǎn)生較高的壓降。