在實(shí)際的電路中，器件及傳輸線都存在延時(shí)，這就可能導(dǎo)致器件由于輸入變化時(shí)刻的不同，在輸出產(chǎn)生無(wú)法控制的、無(wú)用的跳變，如圖1.4所示。這類(lèi)跳變統(tǒng)稱(chēng)為競(jìng)爭(zhēng)冒險(xiǎn)( Glitch)。SG2813J883B   

                       
   
    圖1.4所示電路由一個(gè)非門(mén)和與門(mén)組成，輸出Y的邏輯表達(dá)式為：Y=A．A=0，即輸出與輸入無(wú)關(guān)，恒為低電平。但這僅存在于理想狀態(tài)下。如果考慮非門(mén)的延時(shí)，則與門(mén)的兩個(gè)輸入信號(hào)變化到達(dá)的時(shí)間就存在差異，從而產(chǎn)生圖1.4(b)所示的窄脈沖。
    競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象是由于電路的延時(shí)造成的，沒(méi)有延時(shí)也就不會(huì)有競(jìng)爭(zhēng)冒險(xiǎn)。競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生，不僅可能導(dǎo)致電路正常功能失效，同時(shí)無(wú)用的跳轉(zhuǎn)也將增大電路的功耗。如果毛刺的寬度達(dá)到一定程度，還將傳遞給后級(jí)，影響后級(jí)電路的狀態(tài)。對(duì)于較長(zhǎng)的邏輯路徑，由于本身路徑長(zhǎng)容易產(chǎn)生傳輸差異，加之級(jí)數(shù)較大易受前級(jí)毛刺影響，所以產(chǎn)生爭(zhēng)冒險(xiǎn)的機(jī)會(huì)更大。
    在實(shí)際電路中，競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生是很難預(yù)測(cè)的。根據(jù)對(duì)大量實(shí)例分析‘引，對(duì)于普通邏輯電路，由于競(jìng)爭(zhēng)冒險(xiǎn)所帶來(lái)的功耗約占總體動(dòng)態(tài)功耗的8 010～25 010；對(duì)于一些復(fù)雜邏輯電路，如一個(gè)大約有30級(jí)邏輯層次的16 x16位乘法器，將達(dá)到60%以上。