確認(rèn)輸入阻抗的高低
發(fā)布時(shí)間:2012/8/16 19:35:26 訪問(wèn)次數(shù):988
這個(gè)實(shí)驗(yàn)正好可以確認(rèn)LM393N的輸入阻抗。如圖3.12所示,在偏置電路與FET的柵極間串聯(lián)了一個(gè)Rc=1M\O,的電阻。
照片3.6是圖3.12的電路中輸入lkHz、1VP-P的正弦波時(shí)電路的輸入輸出波形?梢钥闯鲚敵鲭妷嚎凇Ec開始的值完全相等(約3VP-P),電路的工作正常。
(在FET的柵極串聯(lián)lMfl的大電阻。如果FET的輸入阻抗比1MQ大得多,電路的工作就沒有問(wèn)題)
如果FET的輸入阻抗低,由于輸入電壓Vi被RG和FET的輸入阻抗分壓,柵極上輸入信號(hào)的振幅降低,那么輸出電壓vo的振幅就應(yīng)該降低。
但是現(xiàn)在輸出電壓口。的振幅一點(diǎn)也沒有降低,這就說(shuō)明FET的輸入阻抗是一個(gè)比Rc =1 M{l大得多的值。雙極晶體管由于有基極電流流過(guò),就不是這樣的了。
這個(gè)實(shí)驗(yàn)正好可以確認(rèn)LM393N的輸入阻抗。如圖3.12所示,在偏置電路與FET的柵極間串聯(lián)了一個(gè)Rc=1M\O,的電阻。
照片3.6是圖3.12的電路中輸入lkHz、1VP-P的正弦波時(shí)電路的輸入輸出波形?梢钥闯鲚敵鲭妷嚎凇Ec開始的值完全相等(約3VP-P),電路的工作正常。
(在FET的柵極串聯(lián)lMfl的大電阻。如果FET的輸入阻抗比1MQ大得多,電路的工作就沒有問(wèn)題)
如果FET的輸入阻抗低,由于輸入電壓Vi被RG和FET的輸入阻抗分壓,柵極上輸入信號(hào)的振幅降低,那么輸出電壓vo的振幅就應(yīng)該降低。
但是現(xiàn)在輸出電壓口。的振幅一點(diǎn)也沒有降低,這就說(shuō)明FET的輸入阻抗是一個(gè)比Rc =1 M{l大得多的值。雙極晶體管由于有基極電流流過(guò),就不是這樣的了。
上一篇:FET電路中旁路電容也是重要的
上一篇:放大倍數(shù)與頻率特性
熱門點(diǎn)擊
- 衰減式音調(diào)控制電路的測(cè)試與分析
- 電壓增益與頻率特性的關(guān)系
- FM波解調(diào)電路及其特性
- 箝位電路(clamp)
- 測(cè)量最大輸出功率POm
- 使用中頻放大電路提高靈敏度、選擇性
- 模板制作的外協(xié)
- 偏置電路的設(shè)計(jì)
- 電壓靈敏度的比較
- 漏極的相位相反
推薦技術(shù)資料
- 車載顯示技術(shù)AR
- 2 納米工藝 A18 Pro 芯片參數(shù)技術(shù)應(yīng)
- 新一代 HBM3/HBM3e
- NAND FLASH控制器芯片
- SoC芯片架構(gòu)設(shè)計(jì)
- 嵌入式存儲(chǔ)芯片PPI Nand
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究