恒定電場(chǎng)等比例縮小規(guī)則的基本出發(fā)點(diǎn)是在器件橫向和縱向尺寸縮小的同時(shí),H5TQ2G83EFR-PBC將其電壓按同一比例因子α縮小,目的是保持在縮小的器件中電場(chǎng)形態(tài)與在原先的器件中一樣。

   由于電壓和電流同時(shí)縮小,因此導(dǎo)通電阻保持不變,本征延時(shí)的減少主要得益于柵電容的縮小。由表8.5可知,在CE等比例縮小的情況下,器件的速度提高為原來(lái)的α倍,消耗的功率為原來(lái)的1旭2,占用的芯片面積為原來(lái)的1旭2。這一結(jié)果清楚地表明尺寸縮小帶來(lái)的有利影響――電路的速度將以線(xiàn)性關(guān)系增加,芯片的集成度(單位面積的晶體管數(shù))按二次方關(guān)系增加,而功率密度(單位面積上的功

耗)仍然保持不變。

   CE理論的主要弱點(diǎn)是許多影響電路性能的參數(shù),如硅的禁帶寬度、等效熱電壓(″/g)、等效氧化層電荷密度、功函數(shù)差、PN結(jié)內(nèi)建電勢(shì)、載流子飽和速度、亞閾電流斜率、雜質(zhì)擴(kuò)散系數(shù)、周長(zhǎng)面積比、介電常數(shù)、介質(zhì)和硅的臨界電場(chǎng)強(qiáng)度、載流子碰撞電離率及某些工藝參數(shù)的誤差等,不能按比例變化。一些不希望或不應(yīng)按比例變化的參數(shù)又不得不按比例變化,這些參數(shù)包括場(chǎng)氧化層厚度(希望盡可能厚,以減小寄生電容)、互連線(xiàn)厚度(希望盡可能厚,以減緩電阻的增加)、襯底濃度(希望盡可能低,以減少寄生的PN結(jié)電容)、接觸孔的面積(希望盡可能大,以減少寄生串聯(lián)電阻)等。