在MOSFET器件的制備中,需要嚴(yán)格地控制柵極的寬度,因?yàn)樗鼪Q定了MOSFET器件的溝道長(zhǎng)度,進(jìn)而與器件的特性息息相關(guān)。刻蝕多晶硅時(shí),OPA2188AID必須準(zhǔn)確地將掩膜上的尺寸轉(zhuǎn)移到多晶硅上。除此之外,刻蝕后的輪廓也很重要,如多晶硅刻蝕后柵極側(cè)壁有傾斜時(shí),將會(huì)屏蔽后續(xù)工藝中源極和漏極的離子注人,造成雜質(zhì)分布不均,溝道的長(zhǎng)度會(huì)隨柵極傾斜的程度而改變。另外,⒊對(duì)s02的刻蝕選擇比也要足夠高,這是囚為:①為了去除階梯殘留,必須有足夠的過(guò)度刻蝕才能避免多晶硅電極間短路的發(fā)生;②多晶硅一般覆蓋在很薄(刂、于9O nm)的柵極氧化層上,如果氧化層被完全刻蝕,則氧化層下的源極和漏極區(qū)域的⒏將被快速地刻蝕。若⒊/Si()2刻蝕選擇比太小將對(duì)器件造成嚴(yán)重的影響,所以利用CF4、SF6等F原子為主的等離子體刻蝕多晶硅就不太合適了。此外,這類(lèi)氣體也有負(fù)載效應(yīng)(Loa山llg Effect),即被刻蝕材料裸露在等離子體中面積較大的區(qū)域時(shí)刻蝕速率比在面積較小的區(qū)域時(shí)慢,也就是出現(xiàn)局部刻蝕速率的不均勻。改用C炻的刻蝕速率則比F原子慢很多,C炻和多晶硅的反應(yīng)方程式為 此保護(hù)膜可以保護(hù)多晶硅的側(cè)壁,造成各向異性刻蝕。為兼顧刻蝕速率和選擇比,有人使用SF6氣體中添加CC嫵和CHC辶,SF6的比例越高刻蝕速率越快;而CC虹或CHds的比例越高,對(duì)于sO2的刻蝕選擇比越高,刻蝕越趨于各向異性。

    除了Cl和F的氣體之外,溴化氫(H【Jr)也是現(xiàn)在常用的氣體之一,因?yàn)樵谛∮?.5um制程中,柵極氧化層的厚度小于10nm,而以Hh刻蝕的多晶硅對(duì)sK)2的選擇比高于以Cl為主的等離子體。