雙應(yīng)力層的刻蝕
發(fā)布時(shí)間:2017/11/5 17:10:08 訪問(wèn)次數(shù):535
帶應(yīng)力的CESIJ⒛iJ是在器件溝道處引人所期望應(yīng)力的關(guān)鍵技術(shù)之一。傳統(tǒng)上,CESI'沉積,PI74FCT2573TS并接著進(jìn)行退火去釋放應(yīng)力層中的氫。這個(gè)過(guò)程產(chǎn)生了很大的應(yīng)力,并能夠傳遞到NM()S和PMOs器件的溝道中。然而,這種CESI'僅僅提供了單一形式的應(yīng)力,不能同時(shí)滿足NMOS和PM()S對(duì)增強(qiáng)應(yīng)力的要求。正因?yàn)槿绱?雙應(yīng)力層(DSI'),一種T藝引入應(yīng)變的關(guān)鍵方案應(yīng)運(yùn)而生,其將具有拉伸和壓縮應(yīng)變的氮化物層包含在一個(gè)單一的CMOS流程中。圖8,56說(shuō)明了DsI'是如何在層間介質(zhì)間隙填充前生成的,先沉積帶有拉伸應(yīng)力的⒏N層,接著沉積一層薄氧化層,薄氧化層用在此處是作為后續(xù)帶有壓縮應(yīng)力SiN層刻蝕的停止層。在氧化物刻蝕機(jī)中,以低壓、大功率的條件可以進(jìn)行氧化物刻蝕,Cl F6作為主刻蝕氣體得到高的選擇性()40)。這是由于接觸-柵的問(wèn)距過(guò)于縮小,使得在圖形稠密區(qū)域去除氧化物變得更加困難。更長(zhǎng)的刻蝕時(shí)間是必不可少的,如果選擇性不夠高,將導(dǎo)致消耗掉部分拉伸應(yīng)變的sN層,由此帶來(lái)更多的白對(duì)準(zhǔn)硅化物損失。壓縮應(yīng)力SiN層刻蝕和拉伸應(yīng)
力SiN層刻蝕是在導(dǎo)體刻蝕機(jī)中進(jìn)行的。前者采用CH,F/CHF3/CH2F2和時(shí)問(wèn)模式,而后者使用類(lèi)似的氣體組合以及在主刻蝕步驟中采用終點(diǎn)模式。后者的選擇性應(yīng)該大于15,以確保拉伸應(yīng)力的sN層沒(méi)有損失。在D⒏'刻蝕中的一個(gè)挑戰(zhàn)是拉伸和壓縮層交界部分的形狀控制,它將影響到接觸孔在白對(duì)準(zhǔn)硅化物L(fēng)x域的落位。從十法刻蝕的觀點(diǎn)來(lái)看,拉伸層的斜坡側(cè)墻(舉例來(lái)說(shuō)45°)可以實(shí)現(xiàn)對(duì)拉伸應(yīng)力的SiN層刻蝕,這將大大減少在交界處的凸起。一些其他的集成方案,如CMRback,如果交界面恰好在多晶硅柵的頂部,用此方法可以減小凸起。當(dāng)SiN層對(duì)無(wú)定形碳(AC)的刻蝕選擇比非常高時(shí),如果AC是被作為底層引人到CEsI'中,凸起交界處的副作用可以被忽略。
帶應(yīng)力的CESIJ⒛iJ是在器件溝道處引人所期望應(yīng)力的關(guān)鍵技術(shù)之一。傳統(tǒng)上,CESI'沉積,PI74FCT2573TS并接著進(jìn)行退火去釋放應(yīng)力層中的氫。這個(gè)過(guò)程產(chǎn)生了很大的應(yīng)力,并能夠傳遞到NM()S和PMOs器件的溝道中。然而,這種CESI'僅僅提供了單一形式的應(yīng)力,不能同時(shí)滿足NMOS和PM()S對(duì)增強(qiáng)應(yīng)力的要求。正因?yàn)槿绱?雙應(yīng)力層(DSI'),一種T藝引入應(yīng)變的關(guān)鍵方案應(yīng)運(yùn)而生,其將具有拉伸和壓縮應(yīng)變的氮化物層包含在一個(gè)單一的CMOS流程中。圖8,56說(shuō)明了DsI'是如何在層間介質(zhì)間隙填充前生成的,先沉積帶有拉伸應(yīng)力的⒏N層,接著沉積一層薄氧化層,薄氧化層用在此處是作為后續(xù)帶有壓縮應(yīng)力SiN層刻蝕的停止層。在氧化物刻蝕機(jī)中,以低壓、大功率的條件可以進(jìn)行氧化物刻蝕,Cl F6作為主刻蝕氣體得到高的選擇性()40)。這是由于接觸-柵的問(wèn)距過(guò)于縮小,使得在圖形稠密區(qū)域去除氧化物變得更加困難。更長(zhǎng)的刻蝕時(shí)間是必不可少的,如果選擇性不夠高,將導(dǎo)致消耗掉部分拉伸應(yīng)變的sN層,由此帶來(lái)更多的白對(duì)準(zhǔn)硅化物損失。壓縮應(yīng)力SiN層刻蝕和拉伸應(yīng)
力SiN層刻蝕是在導(dǎo)體刻蝕機(jī)中進(jìn)行的。前者采用CH,F/CHF3/CH2F2和時(shí)問(wèn)模式,而后者使用類(lèi)似的氣體組合以及在主刻蝕步驟中采用終點(diǎn)模式。后者的選擇性應(yīng)該大于15,以確保拉伸應(yīng)力的sN層沒(méi)有損失。在D⒏'刻蝕中的一個(gè)挑戰(zhàn)是拉伸和壓縮層交界部分的形狀控制,它將影響到接觸孔在白對(duì)準(zhǔn)硅化物L(fēng)x域的落位。從十法刻蝕的觀點(diǎn)來(lái)看,拉伸層的斜坡側(cè)墻(舉例來(lái)說(shuō)45°)可以實(shí)現(xiàn)對(duì)拉伸應(yīng)力的SiN層刻蝕,這將大大減少在交界處的凸起。一些其他的集成方案,如CMRback,如果交界面恰好在多晶硅柵的頂部,用此方法可以減小凸起。當(dāng)SiN層對(duì)無(wú)定形碳(AC)的刻蝕選擇比非常高時(shí),如果AC是被作為底層引人到CEsI'中,凸起交界處的副作用可以被忽略。
上一篇:刻蝕晶邊
熱門(mén)點(diǎn)擊
- sACVD沉積后的高溫退火
- 選擇性鍺硅外延工藝
- 在微電子工藝中常用的介質(zhì)薄膜還有氮化硅薄膜
- 曝光能量寬裕度指的是在線寬允許變化范圍內(nèi)
- 為了保證Ti/TiN起到黏合和阻擋作用
- 多晶硅柵刻蝕
- Marangoni干燥:
- 為什么sACⅤD被再次使用
- 化學(xué)電鍍的銅線已經(jīng)成為金屬互連的主要材料
- 現(xiàn)在世界上主要光刻機(jī)制造商為荷蘭的阿斯麥
推薦技術(shù)資料
- 英特爾酷睿Ultra處理器驅(qū)動(dòng)
- 散熱片 Crucial P31
- 三星F-DVFS(全動(dòng)態(tài)電壓頻
- 業(yè)界首款12納米級(jí)LPDDR5X DRAM
- 移動(dòng)端NAND閃存解決方案ZUFS 4.0
- 48GB 16層HBM3E結(jié)構(gòu)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究